ATMEGA328P-AU 概述如下：

該ATmega48A / 48PA / 88A / 88PA / 168A / 168PA / 328/ 328P

是一款低功耗8位CMOS單片機基于AVR控制器增強型RISC架構。

通過執行一個功能強大的指令單個時鐘周期， 

ATmega48A / 48PA / 88A / 88PA / 168A / 168PA / 328 / 328P

達到吞吐量卻將接近1 MIPS每MHz使系統設計師能夠優化功耗對處理速度。

AVR內核具有豐富的指令集和32個通用工作寄存器。

所有32個寄存器是直接連接到所述算術邏輯單元（ALU） ，

允許兩個獨立的寄存器中在一個時鐘周期中執行一個指令來訪問。

由此產生的架構提高了代碼效率，同時實現最高至10倍，

比CON-快常規CISC微控制器。

該ATmega48A / 48PA / 88A / 88PA / 168A / 168PA / 328 / 328P

提供了以下功能：4K / 8K字節的系統內可編程閃存與非同時讀 - 寫能力，

五百一十二分之二百五十六/ 512 / 1K字節EEPROM ， 

512 / 1K / 1K / 2K字節SRAM ， 23個通用I / O口線， 

32通用工作寄存器，三種靈活的定時器/計數器具有比較模式，

內部外中斷，可編程串行USART ，面向字節的兩線串行接口，

一個SPI串行端口，一個6通道10位ADC （ 8通道TQFP和QFN / MLF封裝），

一家親可編程看門狗定時器具有片內振蕩器，

以及五種可以通過軟件選擇的省電模式。在空閑模式時CPU停止工作，

而SRAM ，定時器/計數器， USART ， 2線串行接口， 

SPI端口以及中斷系統繼續工作。在掉電模式保存登記內容，

但凍結振蕩器，禁用所有其他芯片功能，直到下一個中斷或硬件復位。

在省電模式下，異步定時器繼續運行，允許用戶保持一個時間基準，

而該裝置的其余部分處于休眠狀態。

該ADC噪聲抑制模式時終止CPU和除了異步定時器和ADC的所有I / O模塊，

以降低ADC轉換噪聲。在待機模式下，晶振/諧振器振蕩器運行時，

該設備的其他部分處于休眠狀態。

這允許非常快速啟動的COM軟硬件就可以為低功耗。

該ATmega48A / 48PA / 88A / 88PA / 168A / 168PA / 328 / 328P

AVR具有一整套編程與系統開發工具，包括：

C語言編譯器，宏匯編，程序調試器/仿真器，仿真器和評估板。

ATMEGA328P-AU 產品圖如下：