- 您現在的位置：買賣IC網 > Datasheet目錄52 > ATA8742-PXQW (Atmel)MCU W/TRANSMITTER ASK/FSK 24QFN Datasheet資料下載
參數資料
| 型號： | ATA8742-PXQW |
| 廠商： | Atmel |
| 文件頁數： | 144/238頁 |
| 文件大小： | 3937K |
| 描述： | MCU W/TRANSMITTER ASK/FSK 24QFN |
| 產品培訓模塊： | MCU Product Line Introduction |
| 標準包裝： | 6,000 |
| 頻率： | 433MHz |
| 應用： | 家庭自動化，遙感，RKE |
| 調制或協議： | ASK，FSK |
| 數據傳輸率 - 最大： | 32 kBit/s |
| 功率 - 輸出： | 7.5dBm |
| 電流 - 傳輸： | 9.8mA |
| 數據接口： | PCB，表面貼裝 |
| 天線連接器： | PCB，表面貼裝 |
| 存儲容量： | 4kB 閃存，256B EEPROM，256B SRAM |
| 電源電壓： | 2 V ~ 4 V |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 24-VQFN 裸露焊盤 |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁當前第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁
144
9151AINDCO07/09
ATA8742
Figure 23-5. Two-wire Mode, Typical Timing Diagram
Referring to the timing diagram (Figure 23-5 on page 144), a bus transfer involves the following
steps:
1. The a start condition is generated by the Master by forcing the SDA low line while the
SCL line is high (A). SDA can be forced low either by writing a zero to bit 7 of the Shift
Register, or by setting the corresponding bit in the PORT Register to zero. Note that the
Data Direction Register bit must be set to one for the output to be enabled. The slave
devices start detector logic (Figure 23-6 on page 144) detects the start condition and
sets the USISIF Flag. The flag can generate an interrupt if necessary.
2. In addition, the start detector will hold the SCL line low after the Master has forced an
negative edge on this line (B). This allows the Slave to wake up from sleep or complete
its other tasks before setting up the Shift Register to receive the address. This is done by
clearing the start condition flag and reset the counter.
3. The Master set the first bit to be transferred and releases the SCL line (C). The Slave
samples the data and shift it into the Serial Register at the positive edge of the SCL
clock.
4. After eight bits are transferred containing slave address and data direction (read or
write), the Slave counter overflows and the SCL line is forced low (D). If the slave is not
the one the Master has addressed, it releases the SCL line and waits for a new start
condition.
5. If the Slave is addressed it holds the SDA line low during the acknowledgment cycle
before holding the SCL line low again (i.e., the Counter Register must be set to 14 before
releasing SCL at (D)). Depending of the R/W bit the Master or Slave enables its output. If
the bit is set, a master read operation is in progress (i.e., the slave drives the SDA line)
The slave can hold the SCL line low after the acknowledge (E).
6. Multiple bytes can now be transmitted, all in same direction, until a stop condition is given
by the Master (F). Or a new start condition is given.
If the Slave is not able to receive more data it does not acknowledge the data byte it has last
received. When the Master does a read operation it must terminate the operation by force the
acknowledge bit low after the last byte transmitted.
Figure 23-6. Start Condition Detector, Logic Diagram
P
S
ADDRESS
1 - 7
8
9
R/W
ACK
ACK
1 - 8
9
DATA
ACK
1 - 8
9
DATA
DA
CL
A
B
D
E
C
F
SDA
SCL
ri
I IF
CLOCK
HOLD
USISIF
D Q
CLR
D Q
CLR
相關PDF資料 |
PDF描述 |
|---|---|
| ATA8743-PXQW | MCU W/TRANSMITTER ASK/FSK 24QFN |
| ATAVRRZ200 | KIT DEMO AT86RF230 |
| AV101-12LF | ATTENUATOR HIP3 0.70-1GHZ 8-SOIC |
| AV102-12LF | ATTENUATOR HIP3 1.7-2GHZ 8SOIC |
| AV113-12LF | ATTENUATOR HIP3 2.1-2.3GHZ 8SOIC |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ATA8743 | 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:Microcontroller with UHF ASK/FSK Transmitter |
| ATA8743C- PXQW | 功能描述:8位微控制器 -MCU Embedded uC incl RF Tx for 315 MHz RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數據總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| ATA8743C-PXQW | 制造商:Atmel Corporation 功能描述:EMBEDDED ?C INCL RF TX FOR 868 MHZ - Trays 制造商:Atmel Corporation 功能描述:EMBEDDED C INCL 868MHZ TX |
| ATA8743C-PXQW-1 | 功能描述:EMBEDDED INCL RF TX FOR 868 MHZ 制造商:microchip technology 系列:- 包裝:剪切帶（CT） 零件狀態:在售 頻率:868MHz ~ 928MHz 應用:通用 調制或協議:UHF 數據速率（最大值）:32kbps 功率 - 輸出:5.5dBm 電流 - 傳輸:9.8mA 數據接口:SPI 天線連接器:PCB，表面貼裝 存儲容量:4kB 閃存，256B EEPROM，256B SRAM 特性:- 電壓 - 電源:2 V ~ 4 V 工作溫度:-40°C ~ 85°C 封裝/外殼:24-VQFN 裸露焊盤 標準包裝:1 |
| ATA8743-PXQW | 功能描述:8位微控制器 -MCU Embedded uC incl RF Tx for 315 MHz RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數據總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
發布緊急采購，3分鐘左右您將得到回復。