f For more information, search for “" />

免费欧美网站_国产精品成熟老女人_一区二区国产精品视频_欧美野外猛男的大粗鳮_97神马电影_色就是色欧美_免费一区二区三区在线观看_国产精品熟女一区二区不卡_国产又粗又黄又猛_真实乱视频国产免费观看

您好，
買賣IC網歡迎您。
請登錄
免費注冊

您現在的位置：買賣IC網 > PDF目錄22011 > EP1K100FC484-2 (Altera)IC ACEX 1K FPGA 100K 484-FBGA PDF資料下載

參數資料

型號：	EP1K100FC484-2
廠商：	Altera
文件頁數：	30/86頁
文件大小：	0K
描述：	IC ACEX 1K FPGA 100K 484-FBGA
產品培訓模塊：	Three Reasons to Use FPGA's in Industrial Designs
標準包裝：	60
系列：	ACEX-1K®
LAB/CLB數：	624
邏輯元件/單元數：	4992
RAM 位總計：	49152
輸入/輸出數：	333
門數：	257000
電源電壓：	2.375 V ~ 2.625 V
安裝類型：	表面貼裝
工作溫度：	0°C ~ 70°C
封裝/外殼：	484-BGA
供應商設備封裝：	484-FBGA（23x23）
其它名稱：	544-1061

Altera Corporation

ACEX 1K Programmable Logic Device Family Data Sheet

f For more information, search for “SameFrame” in MAX+PLUS II Help.

Note:

(1)

This option is supported with a 256-pin FineLine BGA package and SameFrame

migration.

ClockLock &

ClockBoost

Features

To support high-speed designs, -1 and -2 speed grade ACEX 1K devices

offer ClockLock and ClockBoost circuitry containing a phase-locked loop

(PLL) that is used to increase design speed and reduce resource usage. The

ClockLock circuitry uses a synchronizing PLL that reduces the clock delay

and skew within a device. This reduction minimizes clock-to-output and

setup times while maintaining zero hold times. The ClockBoost circuitry,

which provides a clock multiplier, allows the designer to enhance device

area efficiency by sharing resources within the device. The ClockBoost

feature allows the designer to distribute a low-speed clock and multiply

that clock on-device. Combined, the ClockLock and ClockBoost features

provide significant improvements in system performance and

bandwidth.

The ClockLock and ClockBoost features in ACEX 1K devices are enabled

through the Altera software. External devices are not required to use these

features. The output of the ClockLock and ClockBoost circuits is not

available at any of the device pins.

The ClockLock and ClockBoost circuitry lock onto the rising edge of the

incoming clock. The circuit output can drive the clock inputs of registers

only; the generated clock cannot be gated or inverted.

The dedicated clock pin (GCLK1) supplies the clock to the ClockLock and

ClockBoost circuitry. When the dedicated clock pin is driving the

ClockLock or ClockBoost circuitry, it cannot drive elsewhere in the device.

Table 10. ACEX 1K SameFrame Pin-Out Support

Device

256-Pin

FineLine

BGA

484-Pin

FineLine

BGA

EP1K10

(1)

EP1K30

(1)

EP1K50

EP1K100

相關PDF資料	PDF描述
D15P13F6GL00LF	CONN DSUB PLUG 15POS T/H RA GOLD
2-1624113-4	INDUCTOR 5.6NH 5% 0805
VI-JNH-CW	CONVERTER MOD DC/DC 52V 100W
REC3-4815SRW/H/B/M	CONV DC/DC 3W 36-72VIN 15VOUT
3-1624113-6	INDUCTOR 33NH 5% 0805

相關代理商/技術參數	參數描述
EP1K100FC484-2N	功能描述:FPGA - 現場可編程門陣列 FPGA - ACEX 1K 624 LABs 333 IOs RoHS:否制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP1K100FC484-3	功能描述:FPGA - 現場可編程門陣列 FPGA - ACEX 1K 624 LABs 333 IOs RoHS:否制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP1K100FC484-3N	功能描述:FPGA - 現場可編程門陣列 FPGA - ACEX 1K 624 LABs 333 IOs RoHS:否制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP1K100FI2562	制造商:Altera Corporation 功能描述:
EP1K100FI256-2	功能描述:FPGA - 現場可編程門陣列 FPGA - ACEX 1K 624 LABs 186 IOs RoHS:否制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256

發布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

*型號	*數量	廠商	批號	封裝

添加更多采購

我的聯系方式

免费欧美网站_国产精品成熟老女人_一区二区国产精品视频_欧美野外猛男的大粗鳮_97神马电影_色就是色欧美_免费一区二区三区在线观看_国产精品熟女一区二区不卡_国产又粗又黄又猛_真实乱视频国产免费观看

采購需求

發布成功！您可以繼續發布采購。也可以進入我的后臺，查看報價

發布成功！您可以繼續發布采購。也可以進入我的后臺，查看報價

我的聯系方式