- 您現在的位置：買賣IC網 > PDF目錄22017 > EP4CE10F17I8LN (Altera)IC CYCLONE IV E FPGA 10K 256FBGA PDF資料下載
參數資料
| 型號： | EP4CE10F17I8LN |
| 廠商： | Altera |
| 文件頁數： | 29/42頁 |
| 文件大小： | 0K |
| 描述： | IC CYCLONE IV E FPGA 10K 256FBGA |
| 產品培訓模塊： | Designing an IP Surveillance Camera Three Reasons to Use FPGA's in Industrial Designs Cyclone IV FPGA Family Overview |
| 特色產品： | Cyclone? IV FPGAs |
| 標準包裝： | 90 |
| 系列： | CYCLONE® IV E |
| LAB/CLB數： | 645 |
| 邏輯元件/單元數： | 10320 |
| RAM 位總計： | 423936 |
| 輸入/輸出數： | 179 |
| 電源電壓： | 0.97 V ~ 1.03 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 256-BGA |
| 供應商設備封裝： | 256-FBGA（17x17） |
| 產品目錄頁面： | 602 (CN2011-ZH PDF) |
| 其它名稱： | 544-2667 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁
Chapter 1: Cyclone IV Device Datasheet
1–35
Switching Characteristics
December 2013
Altera Corporation
Table 1–42 and Table 1–43 list the IOE programmable delay for Cyclone IV E 1.2 V
core voltage devices.
Table 1–42. IOE Programmable Delay on Column Pins for Cyclone IV E 1.2 V Core Voltage Devices (1), (2)
Parameter
Paths
Affected
Number
of
Setting
Min
Offset
Max Offset
Unit
Fast Corner
Slow Corner
C6
I7
A7
C6
C7
C8
I7
A7
Input delay from pin to
internal cells
Pad to I/O
dataout to
core
7
0
1.314 1.211 1.211 2.177 2.340 2.433 2.388 2.508
ns
Input delay from pin to
input register
Pad to I/O
input register
8
0
1.307 1.203 1.203
2.19
2.387 2.540 2.430 2.545
ns
Delay from output
register to output pin
I/O output
register to
pad
2
0
0.437 0.402 0.402 0.747 0.820 0.880 0.834 0.873
ns
Input delay from
dual-purpose clock pin
to fan-out destinations
Pad to global
clock
network
12
0
0.693 0.665 0.665 1.200 1.379 1.532 1.393 1.441
ns
Notes to Table 1–42:
(1) The incremental values for the settings are generally linear. For the exact values for each setting, use the latest version of the Quartus II software.
(2) The minimum and maximum offset timing numbers are in reference to setting 0 as available in the Quartus II software.
Table 1–43. IOE Programmable Delay on Row Pins for Cyclone IV E 1.2 V Core Voltage Devices (1), (2)
Parameter
Paths
Affected
Number
of
Setting
Min
Offset
Max Offset
Unit
Fast Corner
Slow Corner
C6
I7
A7
C6
C7
C8
I7
A7
Input delay from pin to
internal cells
Pad to I/O
dataout to
core
7
0
1.314 1.209 1.209 2.201 2.386 2.510 2.429 2.548
ns
Input delay from pin to
input register
Pad to I/O
input register
8
0
1.312 1.207 1.207 2.202 2.402 2.558 2.447 2.557
ns
Delay from output
register to output pin
I/O output
register to
pad
2
0
0.458 0.419 0.419 0.783 0.861 0.924 0.875 0.915
ns
Input delay from
dual-purpose clock pin
to fan-out destinations
Pad to global
clock
network
12
0
0.686 0.657 0.657 1.185 1.360 1.506 1.376 1.422
ns
Notes to Table 1–43:
(1) The incremental values for the settings are generally linear. For the exact values for each setting, use the latest version of the Quartus II software.
(2) The minimum and maximum offset timing numbers are in reference to setting 0 as available in the Quartus II software.
相關PDF資料 |
PDF描述 |
|---|---|
| EP1K30QC208-1N | IC ACEX 1K FPGA 30K 208-PQFP |
| RS1J | DIODE GPP FAST 1A 600V SMA |
| ADT7484AARMZ-REEL7 | IC TEMP SENSOR DGTL W/SST 8-MSOP |
| ABB64DHLN | CONN EDGECARD 128PS .050 DIP SLD |
| ACB64DHLD | CONN EDGECARD 128PS .050 DIP SLD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EP4CE10F23C8N | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Cyclone IV FPGA Device Faily Overview |
| EP4CE10F23I7N | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Cyclone IV Device Datasheet |
| EP4CE10U14I7N | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone IV E 645 LABs 179 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP4CE115 | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:1. Cyclone IV Device Datasheet |
| EP4CE115F17C8 | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Cyclone IV Device Datasheet |
發布緊急采購，3分鐘左右您將得到回復。