- 您現在的位置：買賣IC網 > PDF目錄22148 > EPM3512AQC208-10 (Altera)IC MAX 3000A CPLD 512 208-PQFP PDF資料下載
參數資料
| 型號： | EPM3512AQC208-10 |
| 廠商： | Altera |
| 文件頁數： | 31/46頁 |
| 文件大小： | 0K |
| 描述： | IC MAX 3000A CPLD 512 208-PQFP |
| 標準包裝： | 72 |
| 系列： | MAX® 3000A |
| 可編程類型： | 系統內可編程 |
| 最大延遲時間 tpd(1)： | 10.0ns |
| 電壓電源 - 內部： | 3 V ~ 3.6 V |
| 邏輯元件/邏輯塊數目： | 32 |
| 宏單元數： | 512 |
| 門數： | 10000 |
| 輸入/輸出數： | 172 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-BFQFP |
| 供應商設備封裝： | 208-PQFP（28x28） |
| 包裝： | 托盤 |
| 其它名稱： | 544-1175 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
Altera Corporation
37
MAX 3000A Programmable Logic Device Family Data Sheet
tAH
Array clock hold time
0.2
0.3
ns
tACO1
Array clock to output delay
C1 = 35 pF (2)
1.0
7.8
1.0
10.4
ns
tACH
Array clock high time
3.0
4.0
ns
tACL
Array clock low time
3.0
4.0
ns
tCPPW
Minimum pulse width for clear
and preset
3.0
4.0
ns
tCNT
Minimum global clock period
8.6
11.5
ns
fCNT
Maximum internal global clock
frequency
116.3
87.0
MHz
tACNT
Minimum array clock period
8.6
11.5
ns
fACNT
Maximum internal array clock
frequency
116.3
87.0
MHz
Table 25. EPM3512A Internal Timing Parameters (Part 1 of 2)
Symbol
Parameter
Conditions
Speed Grade
Unit
-7
-10
Min
Max
Min
Max
tIN
Input pad and buffer delay
0.7
0.9
ns
tIO
I/O input pad and buffer delay
0.7
0.9
ns
tFIN
Fast input delay
3.1
3.6
ns
tSEXP
Shared expander delay
2.7
3.5
ns
tPEXP
Parallel expander delay
0.4
0.5
ns
tLAD
Logic array delay
2.2
2.8
ns
tLAC
Logic control array delay
1.0
1.3
ns
tIOE
Internal output enable delay
0.0
ns
tOD1
Output buffer and pad delay,
slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF
1.0
1.5
ns
tOD2
Output buffer and pad delay,
slow slew rate = off
VCCIO = 2.5 V
C1 = 35 pF
1.5
2.0
ns
Table 24. EPM3512A External Timing Parameters
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-7
-10
Min
Max
Min
Max
相關PDF資料 |
PDF描述 |
|---|---|
| RZB15DHHN | CONN EDGE DUAL .050 DIP 30 POS |
| MAX8868ETEV+ | IC REG LDO ADJ .15A SOT23-5 |
| EPM1270M256I5N | IC MAX II CPLD 1270 LE 256-MBGA |
| TAJA226K004YNJ | CAP TANT 22UF 4V 10% 1206 |
| MAX8868ETEU+ | IC REG LDO ADJ .15A SOT23-5 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EPM3512AQC208-10N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 172 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3512AQC208-7 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 172 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3512AQC208-7N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 172 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3512AQI208-10 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 172 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3512AQI208-10N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 172 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。