- 您現在的位置：買賣IC網 > PDF目錄22109 > ISPLSI 1016EA-100LJ44 (Lattice Semiconductor Corporation)IC PLD ISP 32I/O 100MHZ 44PLCC PDF資料下載
參數資料
| 型號： | ISPLSI 1016EA-100LJ44 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數： | 10/13頁 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 32I/O 100MHZ 44PLCC |
| 標準包裝： | 26 |
| 系列： | ispLSI® 1000EA |
| 可編程類型： | 系統內可編程 |
| 最大延遲時間 tpd(1)： | 10.0ns |
| 電壓電源 - 內部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數目： | 16 |
| 門數： | 2000 |
| 輸入/輸出數： | 32 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 44-LCC（J 形引線） |
| 供應商設備封裝： | 44-PLCC（16.58x16.58） |
| 包裝： | 管件 |
| 其它名稱： | ISPLSI1016EA-100LJ44 |
6
Specifications ispLSI 1016EA
USE
ispMA
CH
4A5
FOR
NEW
5V
DESIGNS
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four GLBs, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030A/1016EA
v.2.6
1
4
3
1
tsu2 + tco1
(
)
DESCRIPTION
#
2
PARAMETER
A
1
Data Propagation Delay, 4PT Bypass, ORP Bypass
ns
tpd2
A
2
Data Propagation Delay, Worst Case Path
ns
fmax (Int.)
A
3
Clock Frequency with Internal Feedback
MHz
fmax (Ext.)
—
4
Clock Frequency with External Feedback
MHz
fmax (Tog.)
—
5
Clock Frequency, Max. Toggle
MHz
tsu1
—
6
GLB Reg. Setup Time before Clock,4 PT Bypass
ns
tco1
A
7
GLB Reg. Clock to Output Delay, ORP Bypass
ns
th1
—
8
GLB Reg. Hold Time after Clock, 4 PT Bypass
ns
tsu2
—
9
GLB Reg. Setup Time before Clock
ns
tco2
—
10
GLB Reg. Clock to Output Delay
ns
th2
—
11
GLB Reg. Hold Time after Clock
ns
tr1
A
12
Ext. Reset Pin to Output Delay
ns
trw1
—
13
Ext. Reset Pulse Duration
ns
tptoeen
B
14
Input to Output Enable
ns
tptoedis
C
15
Input to Output Disable
ns
twh
—
18
External Synchronous Clock Pulse Duration, High
ns
twl
—
19
External Synchronous Clock Pulse Duration, Low
ns
tsu3
—
20
I/O Reg. Setup Time before Ext. Sync Clock (Y1)
ns
th3
—
21
I/O Reg. Hold Time after Ext. Sync. Clock (Y1)
ns
(
)
1
twh + twl
tgoeen
B
16
Global OE Output Enable
ns
tgoedis
C
17
Global OE Output Disable
ns
-200
MIN. MAX.
—
4.5
—
200
—
2.0
—
143
250
3.0
0.0
3.5
0.0
3.5
3.0
0.0
6.0
3.5
4.0
5.5
7.0
—
4.5
—
4.5
-100
MIN. MAX.
—
10.0
—
100
—
4.0
—
77
125
6.0
0.0
7.0
0.0
6.5
3.5
0.0
12.5
6.0
7.0
13.5
15.0
—
9.0
—
9.0
-125
MIN. MAX.
—
7.5
—
125
—
3.0
—
100
167
4.5
0.0
5.5
0.0
5.0
3.0
0.0
10.0
4.5
5.5
10.0
12.0
—
7.0
—
7.0
相關PDF資料 |
PDF描述 |
|---|---|
| VI-B2X-CY-F4 | CONVERTER MOD DC/DC 5.2V 50W |
| TPSE477M010R0050 | CAP TANT 470UF 10V 20% 2917 |
| R05P215S/X2/R6.4 | CONV DC/DC 2W 05VIN 15VOUT |
| GRM21BR71C474KA01L | CAP CER 0.47UF 16V 10% X7R 0805 |
| VE-B3M-CY-B1 | CONVERTER MOD DC/DC 10V 50W |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ISPLSI1016EA-100LJ44 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1016EA-100LT44 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1016EA-125LJ44 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1016EA-125LT44 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1016EA-200LJ44 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發布緊急采購，3分鐘左右您將得到回復。