- 您現在的位置：買賣IC網 > Datasheet目錄52 > ATA8743-PXQW (Atmel)MCU W/TRANSMITTER ASK/FSK 24QFN Datasheet資料下載
參數資料
| 型號： | ATA8743-PXQW |
| 廠商： | Atmel |
| 文件頁數： | 140/238頁 |
| 文件大?。?/td> | 3971K |
| 描述： | MCU W/TRANSMITTER ASK/FSK 24QFN |
| 產品培訓模塊： | MCU Product Line Introduction |
| 標準包裝： | 6,000 |
| 頻率： | 868MHz ~ 928MHz |
| 應用： | 家庭自動化，遙感，RKE |
| 調制或協議： | ASK，FSK |
| 數據傳輸率 - 最大： | 32 kBit/s |
| 功率 - 輸出： | 3.5dBm ~ 8dBm |
| 電流 - 傳輸： | 9.3mA |
| 數據接口： | PCB，表面貼裝 |
| 天線連接器： | PCB，表面貼裝 |
| 存儲容量： | 4kB 閃存，256B EEPROM，256B SRAM |
| 電源電壓： | 1.8 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 24-VQFN 裸露焊盤 |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁當前第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁
140
9152BINDCO02/10
ATA8743
Figure 23-3. Three-wire Mode, Timing Diagram
The Three-wire mode timing is shown in Figure 23-3 on page 140. At the top of the figure is a
USCK cycle reference. One bit is shifted into the USI Shift Register (USIDR) for each of these
cycles. The USCK timing is shown for both external clock modes. In External Clock mode 0
(USICS0 = 0), DI is sampled at positive edges, and DO is changed (Data Register is shifted by
one) at negative edges. External Clock mode 1 (USICS0 = 1) uses the opposite edges versus
mode 0, i.e., samples data at negative and changes the output at positive edges. The USI clock
modes corresponds to the SPI data mode 0 and 1.
Referring to the timing diagram (Figure 23-3 on page 140), a bus transfer involves the following
steps:
1. The Slave device and Master device sets up its data output and, depending on the proto-
col used, enables its output driver (mark A and B). The output is set up by writing the
data to be transmitted to the Serial Data Register. Enabling of the output is done by set-
ting the corresponding bit in the port Data Direction Register. Note that point A and B
does not have any specific order, but both must be at least one half USCK cycle before
point C where the data is sampled. This must be done to ensure that the data setup
requirement is satisfied. The 4-bit counter is reset to zero.
2. The Master generates a clock pulse by software toggling the USCK line twice (C and D).
The bit value on the slave and masters data input (DI) pin is sampled by the USI on the
first edge (C), and the data output is changed on the opposite edge (D). The 4-bit counter
will count both edges.
3. Step 2 is repeated eight times for a complete register (byte) transfer.
4. After eight clock pulses (i.e., 16 clock edges) the counter will overflow and indicate that
the transfer is completed. The data bytes transferred must now be processed before a
new transfer can be initiated. The overflow interrupt will wake up the processor if it is set
to Idle mode. Depending of the protocol used the slave device can now set its output to
high impedance.
MSB
MSB
6
5
4
3
2
1
LSB
1
2
3
4
5
6
7
8
6
5
4
3
2
1
LSB
USCK
USCK
DO
DI
D
C
B
A
E
YCLE
( Reference )
相關PDF資料 |
PDF描述 |
|---|---|
| ATAVRRZ200 | KIT DEMO AT86RF230 |
| AV101-12LF | ATTENUATOR HIP3 0.70-1GHZ 8-SOIC |
| AV102-12LF | ATTENUATOR HIP3 1.7-2GHZ 8SOIC |
| AV113-12LF | ATTENUATOR HIP3 2.1-2.3GHZ 8SOIC |
| AXUV100G | SENSOR ELECTRON DETECTION |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ATAB5275 | 功能描述:射頻開發工具 LF Tx Antenna driver board (TPMS) RoHS:否 制造商:Taiyo Yuden 產品:Wireless Modules 類型:Wireless Audio 工具用于評估:WYSAAVDX7 頻率: 工作電源電壓:3.4 V to 5.5 V |
| ATAB5276 | 功能描述:射頻開發工具 1A Antenna Driver Demoboard RoHS:否 制造商:Taiyo Yuden 產品:Wireless Modules 類型:Wireless Audio 工具用于評估:WYSAAVDX7 頻率: 工作電源電壓:3.4 V to 5.5 V |
| ATAB5278 | 功能描述:射頻開發工具 LF Tx Antenna driver board (PEG) RoHS:否 制造商:Taiyo Yuden 產品:Wireless Modules 類型:Wireless Audio 工具用于評估:WYSAAVDX7 頻率: 工作電源電壓:3.4 V to 5.5 V |
| ATAB5279 | 功能描述:射頻開發工具 LF Transmitter with ATA5279 RoHS:否 制造商:Taiyo Yuden 產品:Wireless Modules 類型:Wireless Audio 工具用于評估:WYSAAVDX7 頻率: 工作電源電壓:3.4 V to 5.5 V |
| ATAB5282 | 功能描述:BOARD EVAL LF 125KHZ ANT DVR 3CH RoHS:是 類別:RF/IF 和 RFID >> RFID 評估和開發套件及電路板 系列:Smart RF 產品培訓模塊:M24LR64 Dual Interface EEPROM 標準包裝:1 系列:- 類型:讀取器模塊 頻率:13.56MHz 適用于相關產品:M24LR-64-R 已供物品:2 根基準天線，I2C 和 RFID 讀取器，樣品 其它名稱:497-10480 |
發布緊急采購，3分鐘左右您將得到回復。