- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄22061 > MSC7115VF1000 (Freescale Semiconductor)DSP 16BIT W/DDR CTRLR 400-MAPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | MSC7115VF1000 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 21/56頁 |
| 文件大小： | 0K |
| 描述： | DSP 16BIT W/DDR CTRLR 400-MAPBGA |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | StarCore |
| 類型： | SC1400 內(nèi)核 |
| 接口： | 主機(jī)接口，I²C，UART |
| 時(shí)鐘速率： | 266MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 400kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.20V |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 400-LFBGA |
| 供應(yīng)商設(shè)備封裝： | 400-MAPBGA（17x17） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當(dāng)前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
MSC7115 Low-Cost 16-bit DSP with DDR Controller Data Sheet, Rev. 11
Specifications
Freescale Semiconductor
28
2.5.6
HDI16 Signals
Table 22. Host Interface (HDI16) Timing1, 2
No.
Characteristics3
Mask Set 1L44X
Mask Set 1M88B
Unit
Expression
Value
Expression
Value
40
Host Interface Clock period
THCLK
Note 1
TCORE
Note 1
ns
44a Read data strobe minimum assertion width4
HACK read minimum assertion width
3.0
× THCLK
Note 11
2.0
× TCORE + 9.0 Note 11 ns
44b Read data strobe minimum deassertion width4
HACK read minimum deassertion width
1.5
× THCLK
Note 11
1.5
× TCORE
Note 11
ns
44c Read data strobe minimum deassertion width4 after “Last Data
Register” reads5,6, or between two consecutive CVR, ICR, or ISR
reads7
HACK minimum deassertion width after “Last Data Register” reads5,6
2.5
× THCLK
Note 11
2.5
× TCORE
Note 11
ns
45
Write data strobe minimum assertion width8
HACK write minimum assertion width
1.5
× THCLK
Note 11
1.5
× TCORE
Note 11
ns
46
Write data strobe minimum deassertion width8
HACK write minimum deassertion width after ICR, CVR and Data
Register writes5
2.5
× THCLK
Note 11
2.5
× TCORE
Note 11
ns
47
Host data input minimum setup time before write data strobe
deassertion8
Host data input minimum setup time before HACK write deassertion
—3.0
—2.5
ns
48
Host data input minimum hold time after write data strobe
deassertion8
Host data input minimum hold time after HACK write deassertion
—4.0
—2.5
ns
49
Read data strobe minimum assertion to output data active from high
impedance4
HACK read minimum assertion to output data active from high
impedance
—1.0
ns
50
Read data strobe maximum assertion to output data valid4
HACK read maximum assertion to output data valid
(2.0
× THCLK) + 8.0 Note 11 (2.0 × TCORE) + 8.0 Note 11 ns
51
Read data strobe maximum deassertion to output data high
impedance4
HACK read maximum deassertion to output data high impedance
—8.0
—9.0
ns
52
Output data minimum hold time after read data strobe deassertion4
Output data minimum hold time after HACK read deassertion
—
1.0
—
1.0
ns
53
HCS[1–2] minimum assertion to read data strobe assertion4
—0.0
—0.5
ns
54
HCS[1–2] minimum assertion to write data strobe assertion8
—0.0
ns
55
HCS[1–2] maximum assertion to output data valid
(2.0
× THCLK) + 8.0 Note 11 (2.0 × TCORE) + 6.0 Note 11 ns
56
HCS[1–2] minimum hold time after data strobe deassertion9
—0.0
—0.5
ns
57
HA[0–3], HRW minimum setup time before data strobe assertion9
—5.0
ns
58
HA[0–3], HRW minimum hold time after data strobe deassertion9
—5.0
ns
61
Maximum delay from read data strobe deassertion to host request
deassertion for “Last Data Register” read4, 5, 10
(3.0
× THCLK) + 8.0 Note 11 (3.0 × TCORE) + 6.0 Note 11 ns
62
Maximum delay from write data strobe deassertion to host request
deassertion for “Last Data Register” write5,8,10
(3.0
× THCLK) + 8.0 Note 11 (3.0 × TCORE) + 6.0 Note 11 ns
63
Minimum delay from DMA HACK (OAD=0) or Read/Write data
strobe(OAD=1) deassertion to HREQ assertion.
(2.0
× THCLK) + 1.0 Note 11 (2.0 × TCORE) + 1.0 Note 11 ns
64
Maximum delay from DMA HACK (OAD=0) or Read/Write data
strobe(OAD=1) assertion to HREQ deassertion
(5.0
× THCLK) + 8.0 Note 11 (5.0 × TCORE) + 6.0 Note 11 ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| RBB60DHBT-S621 | EDGECARD 120POS DIP R/A .050 SLD |
| MSC7113VM1000 | DSP 16BIT W/DDR CTRLR 400-MAPBGA |
| MSC7113VF1000 | DSP 16BIT W/DDR CTRLR 400-MAPBGA |
| ACB56DHNT-S621 | CONN EDGECARD 112POS .050 SLD |
| GSC25AG | PS TRIPLE OUT 25W +5.1,12,-12V |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MSC7115VM1000 | 功能描述:DSP 16BIT W/DDR CTRLR 400-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:StarCore 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點(diǎn) 接口:I²C，McASP，McBSP 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| MSC7115VM800 | 功能描述:IC DSP PROCESSOR 16BIT 400MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:StarCore 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| MSC7116 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Low-Cost 16-bit DSP with DDR Controller and 10/100 Mbps Ethernet MAC |
| MSC7116_08 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Low-Cost 16-bit DSP with DDR Controller and 10/100 Mbps Ethernet MAC |
| MSC7116VF1000 | 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC 7116 STARLITE PB-BEARING RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。