- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄22146 > EPM7128SLC84-6 (Altera)IC MAX 7000 CPLD 128 84-PLCC PDF資料下載
參數(shù)資料
| 型號： | EPM7128SLC84-6 |
| 廠商： | Altera |
| 文件頁數(shù)： | 29/66頁 |
| 文件大小： | 0K |
| 描述： | IC MAX 7000 CPLD 128 84-PLCC |
| 標(biāo)準(zhǔn)包裝： | 75 |
| 系列： | MAX® 7000 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 6.0ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 8 |
| 宏單元數(shù)： | 128 |
| 門數(shù)： | 2500 |
| 輸入/輸出數(shù)： | 68 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 84-LCC（J 形引線） |
| 供應(yīng)商設(shè)備封裝： | 84-PLCC（29.31x29.31） |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁面： | 604 (CN2011-ZH PDF) |
| 其它名稱： | 544-2035 EPM7128SLC84-6-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
Altera Corporation
35
MAX 7000 Programmable Logic Device Family Data Sheet
Table 23. MAX 7000 & MAX 7000E External Timing Parameters
Symbol
Parameter
Conditions
Speed Grade
Unit
MAX 7000E (-12P)
MAX 7000 (-12)
MAX 7000E (-12)
Min
Max
Min
Max
tPD1
Input to non-registered output
C1 = 35 pF
12.0
ns
tPD2
I/O input to non-registered output
C1 = 35 pF
12.0
ns
tSU
Global clock setup time
7.0
10.0
ns
tH
Global clock hold time
0.0
ns
tFSU
Global clock setup time of fast input (2)
3.0
ns
tFH
Global clock hold time of fast input
0.0
ns
tCO1
Global clock to output delay
C1 = 35 pF
6.0
ns
tCH
Global clock high time
4.0
ns
tCL
Global clock low time
4.0
ns
tASU
Array clock setup time
3.0
4.0
ns
tAH
Array clock hold time
4.0
ns
tACO1
Array clock to output delay
C1 = 35 pF
12.0
ns
tACH
Array clock high time
5.0
ns
tACL
Array clock low time
5.0
ns
tCPPW
Minimum pulse width for clear and
preset
5.0
ns
tODH
Output data hold time after clock
C1 = 35 pF (4)
1.0
ns
tCNT
Minimum global clock period
11.0
ns
fCNT
Maximum internal global clock
frequency
90.9
MHz
tACNT
Minimum array clock period
11.0
ns
fACNT
Maximum internal array clock
frequency
90.9
MHz
fMAX
Maximum clock frequency
125.0
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CDRH125NP-680MC | POWER INDUCTOR 68UH 1.5A SMD |
| EPM2210GF256I5 | IC MAX II CPLD 2210 LE 256-FBGA |
| GCC08DRAI | CONN EDGECARD 16POS R/A .100 SLD |
| ASM28DSES-S243 | CONN EDGECARD 56POS .156 EYELET |
| TOP252GN-TL | IC OFFLINE SWIT PROG OVP 8SMD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7128SLC846F | 制造商:ALTERA 功能描述:* |
| EPM7128SLC84-6F | 功能描述:IC MAX 7000 CPLD 128 84-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:MAX® 7000 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內(nèi)可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤 |
| EPM7128SLC84-6N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7128SLC84-7 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7128SLC84-7N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。