- 您現在的位置：買賣IC網 > PDF目錄22146 > EPM7128SLC84-6 (Altera)IC MAX 7000 CPLD 128 84-PLCC PDF資料下載
參數資料
| 型號： | EPM7128SLC84-6 |
| 廠商： | Altera |
| 文件頁數： | 40/66頁 |
| 文件大小： | 0K |
| 描述： | IC MAX 7000 CPLD 128 84-PLCC |
| 標準包裝： | 75 |
| 系列： | MAX® 7000 |
| 可編程類型： | 系統內可編程 |
| 最大延遲時間 tpd(1)： | 6.0ns |
| 電壓電源 - 內部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數目： | 8 |
| 宏單元數： | 128 |
| 門數： | 2500 |
| 輸入/輸出數： | 68 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 84-LCC（J 形引線） |
| 供應商設備封裝： | 84-PLCC（29.31x29.31） |
| 包裝： | 托盤 |
| 產品目錄頁面： | 604 (CN2011-ZH PDF) |
| 其它名稱： | 544-2035 EPM7128SLC84-6-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
Altera Corporation
45
MAX 7000 Programmable Logic Device Family Data Sheet
Table 32. EPM7128S Internal Timing Parameters
Symbol
Parameter
Conditions
Speed Grade
Unit
-6
-7
-10
-15
Min
Max
Min
Max
Min
Max
Min
Max
tIN
Input pad and buffer delay
0.2
0.5
2.0
ns
tIO
I/O input pad and buffer delay
0.2
0.5
2.0
ns
tFIN
Fast input delay
2.6
1.0
2.0
ns
tSEXP
Shared expander delay
3.7
4.0
5.0
8.0
ns
tPEXP
Parallel expander delay
1.1
0.8
1.0
ns
tLAD
Logic array delay
3.0
5.0
6.0
ns
tLAC
Logic control array delay
3.0
5.0
6.0
ns
tIOE
Internal output enable delay
0.7
2.0
3.0
ns
tOD1
Output buffer and pad delay
C1 = 35 pF
0.4
2.0
1.5
4.0
ns
tOD2
Output buffer and pad delay
C1 = 35 pF (6)
0.9
2.5
2.0
5.0
ns
tOD3
Output buffer and pad delay
C1 = 35 pF
5.4
7.0
5.5
8.0
ns
tZX1
Output buffer enable delay
C1 = 35 pF
4.0
5.0
6.0
ns
tZX2
Output buffer enable delay
C1 = 35 pF (6)
4.5
5.5
7.0
ns
tZX3
Output buffer enable delay
C1 = 35 pF
9.0
10.0
ns
tXZ
Output buffer disable delay
C1 = 5 pF
4.0
5.0
6.0
ns
tSU
Register setup time
1.0
3.0
2.0
4.0
ns
tH
Register hold time
1.7
2.0
5.0
4.0
ns
tFSU
Register setup time of fast
input
1.9
3.0
2.0
ns
tFH
Register hold time of fast
input
0.6
0.5
1.0
ns
tRD
Register delay
1.4
1.0
2.0
1.0
ns
tCOMB
Combinatorial delay
1.0
2.0
1.0
ns
tIC
Array clock delay
3.1
3.0
5.0
6.0
ns
tEN
Register enable time
3.0
5.0
6.0
ns
tGLOB
Global control delay
2.0
1.0
ns
tPRE
Register preset time
2.4
2.0
3.0
4.0
ns
tCLR
Register clear time
2.4
2.0
3.0
4.0
ns
tPIA
PIA delay
1.4
1.0
2.0
ns
tLPA
Low-power adder
11.0
10.0
11.0
13.0
ns
相關PDF資料 |
PDF描述 |
|---|---|
| CDRH125NP-680MC | POWER INDUCTOR 68UH 1.5A SMD |
| EPM2210GF256I5 | IC MAX II CPLD 2210 LE 256-FBGA |
| GCC08DRAI | CONN EDGECARD 16POS R/A .100 SLD |
| ASM28DSES-S243 | CONN EDGECARD 56POS .156 EYELET |
| TOP252GN-TL | IC OFFLINE SWIT PROG OVP 8SMD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EPM7128SLC846F | 制造商:ALTERA 功能描述:* |
| EPM7128SLC84-6F | 功能描述:IC MAX 7000 CPLD 128 84-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:MAX® 7000 標準包裝:24 系列:CoolRunner II 可編程類型:系統內可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數目:24 宏單元數:384 門數:9000 輸入/輸出數:173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP（28x28） 包裝:托盤 |
| EPM7128SLC84-6N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7128SLC84-7 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7128SLC84-7N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發布緊急采購，3分鐘左右您將得到回復。