- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄363904 > W90221F (WINBOND ELECTRONICS CORP) PA-RISC Embedded Micro-Controller(惠普PA-RISC結(jié)構(gòu)的32位嵌入式微控制器) PDF資料下載
參數(shù)資料
| 型號(hào)： | W90221F |
| 廠商： | WINBOND ELECTRONICS CORP |
| 英文描述： | PA-RISC Embedded Micro-Controller(惠普PA-RISC結(jié)構(gòu)的32位嵌入式微控制器) |
| 中文描述： | PA - RISC的嵌入式微控制器（惠普的PA - RISC結(jié)構(gòu)的32位嵌入式微控制器） |
| 文件頁(yè)數(shù)： | 15/174頁(yè) |
| 文件大小： | 2102K |
| 代理商： | W90221F |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)當(dāng)前第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)
=
The above information is the exclusive intellectual property of Winbond Electronics and shall not be disclosed, distributed or reproduced without permission from Winbond.
15
Versi on 0. 4, March/2000
Single
27MHz
oscillator to generate all clock sources
- PLL input clock (13.5MHz)
- CPU clock range : 80, 90, 100, 110, 120, 130, 150, 180MHz
- Video-Accelerator clock (27MHz, 13.5MHz)
- system clock (CPU-clock/2, /3, /4)
- SDRAM clock (CPU-clock/1, /1.5, /2)
- UART, Timer clock (13.5MHz)
Optional SCLK input for SSI interface as SSI operation in slave mode
Power-on setting :
- MD[
31
] pull high to enable internal PLL unit
MD[
28-30
] used to choose CPUCLK from 80MHz to 180MHz,
MD[
26-27
] set 2'b00 to choose 1/3 CPUCLK,
2'b01 to choose 1/4 CPUCLK,
2'b10 to choose 1/5 CPUCLK
2'b10 to choose 1/6 CPUCLK as EXTCLK
MD[
25
] pull high to set X_SCLK (of SSI unit) to output mode (SCLK master mode)
MD[
24
] set high to choose OSC clock as GFXCLK/2
MD[
20-23
]
are reserved for further extension
- CTM[0-3] (0xf00001d8) memorize states of
MD[20~23]
during power-on interval (refer
to pp.66)
(Firmware reads these bits to know what kind of target board is
operating.)
- DRAMctrl2[2-3] (0xf000003e) defines MCLK frequencies (refer to pp.28)
- TVTWH[12-15] (0xf0000178) defines the format of video output (refer to pp.52)
- VPTC[17] (0xf000017c) defines the direction of 8-bit video-in bus (refer to pp.53)
Related Pins :
- DPCLK (input) :
This clock source serves as internal PLL input as well as VA's system clock. A precise 27MHz clock
source
shall be connected to this pin during normal operation.
- VCLK (input) :
This clock source serves as VMI bus pixel clock (27MHz). A precise 27MHz clock source shall be
connected to
this pin.
- GFXCLK (input) :
This clock source serves as pixel clock, 36MHz to 50MHz, using in 800x600 non-interlace monitor. For
TV
system, this clock may pull high or low externally. Meanwhile, GFXCLK may also serves as system
OSC (for baud
rate or timer adjustment), if MD[24] is pull high externally.
- SCLK (in/out) :
This pin is the serial bit clock between SSI and codec devices. The SCLK may be input or output
depending
on SSI operated in slave- or master-mode respectively.
.
- VDDL, VSSL :
Dedicate power/ground pins for internal PLL unit. VDDL shall connects a 3.3V voltage source.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| W91030B | Low Power CMOS IC For Caller indentification(用于通信中呼叫確認(rèn)的低功耗CMOS集成電路芯片) |
| W91030 | Low Power CMOS IC For Caller indentification(用于通信中呼叫確認(rèn)的低功耗CMOS集成電路芯片) |
| W91031 | LOW POWER CMOS INTERGRATED CIRCUIT |
| W91031S | Calling Line Identifier |
| W91080 | Tone/Pulse Dialer With Handfree And Keytone Fuctions And One Number Memory(具有一個(gè)數(shù)碼存儲(chǔ)器免提和主鍵音功能的音頻/脈沖撥號(hào)器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W902E31 | 制造商:Omron Corporation 功能描述: |
| W903B-28C | 制造商: 功能描述: 制造商:undefined 功能描述: |
| W903B48D | 制造商: 功能描述: 制造商:undefined 功能描述: |
| W905 | 制造商:LUMINIS 制造商全稱(chēng):LUMINIS 功能描述:Post top mount |
| W9050B016 | 制造商:Pulse Electronics Corporation 功能描述:1.13OD 1.6'' I-Pex to I-Pex Cable Assembly |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。