
=
The above information is the exclusive intellectual property of Winbond Electronics and shall not be disclosed, distributed or reproduced without permission from Winbond.
47
Versi on 0. 4, March/2000
Bits 0-2 Size of DRAM bank 0
Bits[0:2]
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Size of DRAM type
1M
2M
4M
8M
16M
Reserved
Reserved
Reserved
The following table defines how CPU address bus map to DRAM address :
BA0 BA1
Total
Type
C
MA0
MA1
MA2
MA3
MA4
MA5
MA6
MA7
MA8
MA9
4M*
1Mx4
10x10
R
A17
A16
A15
A14
A13
A12
A11
A10
A19
A18
C
A29
A28
A27
A26
A25
A24
A23
A22
A21
A20
16M*
4Mx4(x16)
R
A17
A16
A15
A14
A13
A12
A11
A10
A18
C
A29
A28
A27
A26
A25
A24
A23
A22
A21
A20
A19
32M*
R
A17
A16
A15
A14
A13
A12
A11
A10
A18
C
A29
A28
A27
A26
A25
A24
A23
A22
A21
A20
A19
64M*
R
A17
A16
A15
A14
A13
A12
A11
A10
C
A29
A28
A27
A26
A25
A24
A23
A22
A21
A20
A19
A18
R x
R/C
MA10 MA11 MA12 MA13 MA14
A9
A7
A21
A7
A19
A18
A21
A7
11x11
A8
A9
A7
A21
A7
A18
A21
A7
8Mx8
12x11
A8
A9 A7
A21
A7
A18
A21
A7
16Mx4
12x12
A8 A6 A9 A7
A21
A7
A21
A7
4M
1Mx16
11x8
R
C
R
C
R
C
A17
A29
A17
A29
A17
A29
A17
A29
A16
A28
A16
A28
A16
A28
A16
A28
A15
A27
A15
A27
A15
A27
A15
A27
A14
A26
A14
A26
A14
A26
A14
A26
A13
A25
A13
A25
A13
A25
A13
A25
A12
A24
A12
A24
A12
A24
A12
A24
A11
A23
A11
A23
A11
A23
A11
A23
A10
A22
A10
A22
A10
A22
A10
A22
A19
A18
A20
A7
A21
A21
A20
A20
A20
A20
A19
A19
A7
A21
A20
A19
A18
A7
8M
2Mx8
11x9
A19
A21
A19
A21
A8
A18
A9
A7
A7
A20
A19
A18
A7
8M
2Mx32
11x9
A18
A9
A7
A7
A20
A19
A18
A7
16M
4Mx4
11x10
R
C
A18
A20
A9
A7
A7
A21
A19
A18
A7
8M
2Mx32
11x8
R
C
R
C
A17
A29
A17
A29
A16
A28
A16
A28
A15
A27
A15
A27
A14
A26
A14
A26
A13
A25
A13
A25
A12
A24
A12
A24
A11
A23
A11
A23
A10
A22
A10
A22
A19
A18
A9
A7
A21
A21
A21
A21
A20
A20
A20
A20
A21
A20
A19
A18
16M
4Mx16
12x8
A8
A18
A9
A19
A21
A20
A19
A18
32M
8Mx8
A8
A9 A7