- 您現在的位置：買賣IC網 > PDF目錄22053 > SPAKDSP321VF275 (Freescale Semiconductor)IC DSP 24BIT 196-MAPBGA PDF資料下載
參數資料
| 型號： | SPAKDSP321VF275 |
| 廠商： | Freescale Semiconductor |
| 文件頁數： | 39/84頁 |
| 文件大小： | 0K |
| 描述： | IC DSP 24BIT 196-MAPBGA |
| 標準包裝： | 2 |
| 系列： | DSP56K/Symphony |
| 類型： | 定點 |
| 接口： | 主機接口，SSI，SCI |
| 時鐘速率： | 275MHz |
| 非易失內存： | ROM（576 B） |
| 芯片上RAM： | 576kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.60V |
| 工作溫度： | -40°C ~ 100°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 196-LBGA |
| 供應商設備封裝： | 196-MAPBGA（15x15） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁當前第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁
DSP56321 Technical Data, Rev. 11
2-24
Freescale Semiconductor
Specifications
451 TXC rising edge to FST out (word-
length) low
—
12.5
8.3
—
12.5
8.3
—
12.5
8.3
—
12.5
8.3
x ck
i ck
ns
452 TXC rising edge to data out enable from
high impedance
—
12.5
8.3
—
12.5
8.3
—
12.5
8.3
—
12.5
8.3
x ck
i ck
ns
453 TXC rising edge to Transmitter 0 drive
enable assertion
—
12.5
13.5
—
12.5
13.5
—
12.5
13.5
—
12.5
13.5
x ck
i ck
ns
454 TXC rising edge to data out valid
—
12.5
8.3
—
12.5
8.3
—
12.5
8.3
—
12.5
8.3
x ck
i ck
ns
455 TXC rising edge to data out high
impedance
3
—
30.0
8.3
—
30.0
8.3
—
30.0
8.3
—
30.0
8.3
x ck
i ck
ns
456 TXC rising edge to Transmitter 0 drive
enable deassertion3
—
12.5
8.3
—
12.5
8.3
—
12.5
8.3
—
12.5
8.3
x ck
i ck
ns
457 FST input (bl, wr) setup time before
TXC falling edge2
5.0
10.0
—
5.0
10.0
—
5.0
10.0
—
5.0
10.0
—
x ck
i ck
ns
458 FST input (wl) to data out enable from
high impedance
—
15.0
8.0
—
15.0
8.0
—
15.0
8.0
—
15.0
8.0
x ck
i ck
ns
459 FST input (wl) to Transmitter 0 drive
enable assertion
—
15.0
18.0
—
15.0
18.0
—
15.0
18.0
—
15.0
18.0
x ck
i ck
ns
460 FST input (wl) setup time before TXC
falling edge
5.0
10.0
—
5.0
10.0
—
5.0
10.0
—
5.0
10.0
—
x ck
i ck
ns
461 FST input hold time after TXC falling
edge
3.8
5.0
—
3.8
5.0
—
3.8
5.0
—
3.8
5.0
—
x ck
i ck
ns
462 Flag output valid after TXC rising edge
—
12.5
8.3
—
12.5
8.3
—
12.5
8.3
—
12.5
8.3
x ck
i ck
ns
Notes:
1.
For the internal clock, the external clock cycle is defined by the instruction cycle time (timing 7 in Table 2-5 on page 2-4) and the
ESSI control register. TECCX must be ≥ TC × 3, in accordance with the note below Table 7-1 in the DSP56321 Reference
Manual. TECCI must be ≥ TC × 4, in accordance with the explanation of CRA[PSR] and the ESSI Clock Generator Functional
Block Diagram shown in Figure 7-3 of the DSP56321 Reference Manual.
2.
The word-length-relative frame sync signal waveform operates the same way as the bit-length frame sync signal waveform, but
spreads from one serial clock before the first bit clock (same as the Bit Length Frame Sync signal) until the one before last bit
clock of the first word in the frame.
3.
Periodically sampled and not 100 percent tested
4.
VCCQH = 3.3 V ± 0.3 V, VCCQL = 1.6 V ± 0.1 V; TJ = 0°C to +85°C, CL = 50 pF
5.
TXC (SCK Pin) = Transmit Clock
RXC (SC0 or SCK Pin) = Receive Clock
FST (SC2 Pin) = Transmit Frame Sync
FSR (SC1 or SC2 Pin) Receive Frame Sync
6.
i ck = Internal Clock; x ck = External Clock
i ck a = Internal Clock, Asynchronous Mode (asynchronous implies that TXC and RXC are two different clocks)
i ck s = Internal Clock, Synchronous Mode (synchronous implies that TXC and RXC are the same clock)
7.
In the timing diagrams below, the clocks and frame sync signals are drawn using the clock falling edge as a the first reference.
Clock and frame sync polarities are programmable in Control Register B (CRB). Refer to the
DSP56321 Reference Manual for
details.
Table 2-12.
ESSI Timings (Continued)
No.
Characteristics4, 6
Symbol Expression
200 MHz
220 MHz
240 MHz
275 MHz
Cond-
ition5
Unit
Min Max Min Max Min Max Min Max
相關PDF資料 |
PDF描述 |
|---|---|
| TPSC686M016R0125 | CAP TANT 68UF 16V 20% 2312 |
| F930J156MAA | CAP TANT 15UF 6.3V 20% 1206 |
| KMC8144SVT1000A | IC DSP 783FCPBGA |
| B82496C3221J | INDUCTOR 220NH .11A 0603 5% |
| TPSC686K010R0100 | CAP TANT 68UF 10V 10% 2312 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| SPAKDSP321VL240 | 功能描述:IC DSP 24BIT 240MHZ 196-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:DSP56K/Symphony 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| SPAKDSP321VL275 | 功能描述:IC DSP 24BIT 275MHZ 196-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:DSP56K/Symphony 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，FCBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| SPAKDSP56824BU70 | 制造商:Freescale Semiconductor 功能描述: |
| SPAKF56009FJ81 | 制造商:Motorola Inc 功能描述: |
| SPAKMC331CFC16 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:User’s Manual |
發布緊急采購，3分鐘左右您將得到回復。