- 您現在的位置：買賣IC網 > PDF目錄371042 > MC68302PV16V (MOTOROLA INC) Integrated Multiprotocol Processor User’s Manual PDF資料下載
參數資料
| 型號： | MC68302PV16V |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Integrated Multiprotocol Processor User’s Manual |
| 中文描述： | RISC PROCESSOR, PQFP144 |
| 封裝： | TQFP-144 |
| 文件頁數： | 401/480頁 |
| 文件大小： | 1815K |
| 代理商： | MC68302PV16V |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁當前第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁
MC68302 Applications
MOTOROLA
MC68302 USER’S MANUAL
D-51
of the physical interface configuration. Similarly, all bits in the receive buffer will be filled with
real transparent data (full packing is always performed), regardless of the physical interface
configuration.
If no data is available to transmit, transparent mode will transmit ones. The decision of
whether to set the last (L) bit in the Tx BD is left to the user. If multiple buffers are to be sent
back-to-back with no gaps in between, the L bit should be cleared in all buffers except for
the last buffer. In this case, failure to provide buffers in time will result in a transmit underrun.
If the L bit is set, the frame will end without error, and the transmission of ones will resume.
The transmit byte count and buffer alignment need not be even, but the SDMA channel will
always read words on an even-byte boundary, even if it has to discard one of the two bytes.
For example, if a transmit buffer begins on an odd-byte boundary and is 10 bytes in length
(worst case), six word reads will result, even though only 10 bytes will be transmitted.
The receive buffer length (stored in MRBLR) and starting address must be even. All trans-
fers to memory will be of word length and, unless an error occurs, a buffer will not be closed
until it contains MRBLR/two words (the byte count will be equal to MRBLR). This raises an
important point. Data received will only be transmitted to memory every 16 clocks. If a non-
multiple of 16 bits is sent in a frame, the residue bits will not be transmitted to memory until
additional bits arrive, and it will be impossible to demarcate frames unless their length is pre-
determined. (If a SYNC character is received with the data, the BISYNC mode can be used
to receive an odd number of bytes with odd-length receive buffers and pointers allowed. (For
more detailed information, refer to D.8.6 Other NMSI Modes
.)
When the enable transmitter (ENT) bit is set, the process of polling the Tx BD begins by the
RISC. The frequency of this polling is determined by the SCC's transmit clock. If the clock
is stopped, no polling will occur. When the ready bit of the first Tx BD is set, the RISC ini-
tiates the SDMA activity of filling up the transmit FIFO with three words of data. Once the
FIFO is full, the RTS signal is asserted, and the physical interface signals take control to de-
termine the exact timing of the transmitted data. Once the physical interface says “go”, typ-
ically one final $FF is transmitted before data begins; however, whether $FF is transmitted
depends on the mode chosen.
When the enable receiver (ENR) bit is set and 16 bits of valid data (as defined by the phys-
ical interface signals) have been clocked into the receiver, the RISC checks to see if the first
receive buffer is available and, if the buffer is available, begins moving the data to it. The
receive FIFO is three words deep, but a single open entry in the FIFO causes an SDMA ser-
vice request. There are three types of receive errors: overrun (receive FIFO overflow), busy
(new data arrived without a receive buffer being available), and CD lost (which is not possi-
ble in any example configuration discussed in this appendix). These errors are reported in
the SCC event register (SCCE) or the Rx BD.
Whenever a buffer has been transmitted with the interrupt (I) bit set in the Tx BD, the TX
event in the SCCE register will be set. This TX bit can cause an interrupt if the corresponding
bit in the SCCM is set. Similarly, whenever a buffer has been received with the interrupt (I)
bit set in the Rx BD, the RX event in the SCCE register will be set. Also, whenever a word
of data is written to the receive buffer, the RCH bit is set in the SCCE.
相關PDF資料 |
PDF描述 |
|---|---|
| MC68302PV20 | Integrated Multiprotocol Processor User’s Manual |
| MC68302RC20 | Integrated Multiprotocol Processor User’s Manual |
| MC68302RC25 | Integrated Multiprotocol Processor User’s Manual |
| MC68302AD | Integrated Multiprotocol Processor with PCMCIA |
| MC68302UM | Integrated Multiprotocol Processor with PCMCIA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MC68302PV16VC | 功能描述:IC MPU MULTI-PROTOCOL 144-LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68302PV20 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Multiprotocol Processor User’s Manual |
| MC68302PV20C | 功能描述:IC MPU MULTI-PROTOCOL 144-LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68302PV25C | 功能描述:IC MPU MULTI-PROTOCOL 144-LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68302PV33C | 功能描述:IC MPU NETWORK 33MHZ 144-LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設備封裝:357-PBGA（25x25） 包裝:托盤 |
發布緊急采購，3分鐘左右您將得到回復。